Detalles precisos:
>>>Más información: https://github.com/wuxx/icesugar-pro<<<
Introducción:
iCESugar-pro es una placa FPGA basada en Celosía LFE5U-25F-6BG256C, que es totalmente compatible con la cadena de herramientas de código abierto (yosys y nextpnr), la placa está diseñada en formato DDR2 SODIMM con 106 IO utilizables, con SDRAM de 32 MB integrado , puede ejecutar RISC-V Linux. El depurador integrado iCELink (basado en ARM Mbed DAPLink) admite el programa de arrastrar y soltar, puede simplemente arrastrar el flujo de bits de FPGA al disco virtual para programar, y con un puerto serial USB CDC adicional, conéctese directamente a FPGA, para que pueda use solo un cable TYPE-C para desarrollar y probar.
Características:
• Chip maestro Lattice ECP5 LFE5U-25F-BG256, 24K LUT/Bloque MEM/RAM/Multiplicador/PLL
• El depurador integrado iCELink admite la grabación mediante arrastrar y soltar/puerto serie virtual/JTAG
• se conecta a SDRAM de 32 MB y es compatible con RISC -v Linux
• Monte 32 MB SPI-Flash W25Q256
• Utilice puertos DDR SODIMM para enrutar 106 I/OS
• Totalmente desarrollado utilizando una cadena de herramientas de código abierto
Chip de control principal:
Celosía LFE5U-25F-6BG256C
• 24 000 LUT
• Bloques sysMEM de 18 Kb x 56
• Memoria integrada de 1008 KB
• 194 KB, RAM bits distribuidos
• 28 multiplicadores de 18 x 18
• PLLxl
El depurador:
El depurador iCELink integrado
• Admite arrastrar y soltar para grabar archivos Bitstream y grabar desde la línea de comandos
• Admite puertos serie virtuales
• Soporte JTAG, compatible con depuración CMSIS-DAP
Periféricos:
• El USB tipo c se usa para la descarga y depuración de la fuente de alimentación
• 32 MB SPI - Flash W25Q256
• 32 MB SDRAM IS42s16160B
• Los LED RGB se utilizan para probar
• Oscilador de cristal de reloj integrado de 25 MHz
• Ranura SDCARD, compatibilidad con SPI/SDIO
• DDR SODIMM conduce a 106 I/OS disponibles
Tamaño:
• Tamaño compacto 68 mm x 32 mm
El paquete incluye:
1 placa de desarrollo FPGA Icesugar-pro
